rooty/LibrePilot
1
0
Fork 0
mirror of https://bitbucket.org/librepilot/librepilot.git synced 2024-12-02 10:24:11 +01:00
Code Issues Releases Activity

Set unused/unconnected pins as outputs.

Browse Source 
git-svn-id: svn://svn.openpilot.org/OpenPilot/trunk@2875 ebee16cc-31ac-478f-84a7-5cbb03baadba
This commit is contained in:
pip 2011-02-24 17:31:24 +00:00 committed by pip
parent 4b4d9043fb
commit 62e510a696
3 changed files with 63 additions and 29 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

68
flight/PiOS/Boards/STM32103CB_PIPXTREME_Rev1.h
View File

@ -267,25 +267,35 @@ extern uint32_t pios_com_telem_usb_id;
#define PIOS_GPIO_OUT_1_PIN GPIO_Pin_4 #define PIOS_GPIO_OUT_1_PIN GPIO_Pin_4
#define PIOS_GPIO_OUT_1_GPIO_CLK RCC_APB2Periph_GPIOA #define PIOS_GPIO_OUT_1_GPIO_CLK RCC_APB2Periph_GPIOA
// EEPROM chip-select line // spare pin
#define PIOS_GPIO_OUT_2_PORT GPIOA #define PIOS_GPIO_OUT_2_PORT GPIOA
#define PIOS_GPIO_OUT_2_PIN GPIO_Pin_1 #define PIOS_GPIO_OUT_2_PIN GPIO_Pin_0
#define PIOS_GPIO_OUT_2_GPIO_CLK RCC_APB2Periph_GPIOA #define PIOS_GPIO_OUT_2_GPIO_CLK RCC_APB2Periph_GPIOA
/*
// SPI-1 SCK line // spare pin
#define PIOS_GPIO_OUT_3_PORT GPIOA #define PIOS_GPIO_OUT_3_PORT GPIOA
#define PIOS_GPIO_OUT_3_PIN GPIO_Pin_5 #define PIOS_GPIO_OUT_3_PIN GPIO_Pin_1
#define PIOS_GPIO_OUT_3_GPIO_CLK RCC_APB2Periph_GPIOA #define PIOS_GPIO_OUT_3_GPIO_CLK RCC_APB2Periph_GPIOA
// SPI-1 MOSI line // spare pin
#define PIOS_GPIO_OUT_4_PORT GPIOA #define PIOS_GPIO_OUT_4_PORT GPIOC
#define PIOS_GPIO_OUT_4_PIN GPIO_Pin_7 #define PIOS_GPIO_OUT_4_PIN GPIO_Pin_13
#define PIOS_GPIO_OUT_4_GPIO_CLK RCC_APB2Periph_GPIOA #define PIOS_GPIO_OUT_4_GPIO_CLK RCC_APB2Periph_GPIOC
*/
#define PIOS_GPIO_NUM 3 // spare pin
#define PIOS_GPIO_PORTS { PIOS_GPIO_OUT_0_PORT, PIOS_GPIO_OUT_1_PORT, PIOS_GPIO_OUT_2_PORT, } #define PIOS_GPIO_OUT_5_PORT GPIOC
#define PIOS_GPIO_PINS { PIOS_GPIO_OUT_0_PIN, PIOS_GPIO_OUT_1_PIN, PIOS_GPIO_OUT_2_PIN, } #define PIOS_GPIO_OUT_5_PIN GPIO_Pin_14
#define PIOS_GPIO_CLKS { PIOS_GPIO_OUT_0_GPIO_CLK, PIOS_GPIO_OUT_1_GPIO_CLK, PIOS_GPIO_OUT_2_GPIO_CLK } #define PIOS_GPIO_OUT_5_GPIO_CLK RCC_APB2Periph_GPIOC
// spare pin
#define PIOS_GPIO_OUT_6_PORT GPIOC
#define PIOS_GPIO_OUT_6_PIN GPIO_Pin_15
#define PIOS_GPIO_OUT_6_GPIO_CLK RCC_APB2Periph_GPIOC
#define PIOS_GPIO_NUM 7
#define PIOS_GPIO_PORTS { PIOS_GPIO_OUT_0_PORT, PIOS_GPIO_OUT_1_PORT, PIOS_GPIO_OUT_2_PORT, PIOS_GPIO_OUT_3_PORT, PIOS_GPIO_OUT_4_PORT, PIOS_GPIO_OUT_5_PORT, PIOS_GPIO_OUT_6_PORT}
#define PIOS_GPIO_PINS { PIOS_GPIO_OUT_0_PIN, PIOS_GPIO_OUT_1_PIN, PIOS_GPIO_OUT_2_PIN, PIOS_GPIO_OUT_3_PIN, PIOS_GPIO_OUT_4_PIN, PIOS_GPIO_OUT_5_PIN, PIOS_GPIO_OUT_6_PIN}
#define PIOS_GPIO_CLKS { PIOS_GPIO_OUT_0_GPIO_CLK, PIOS_GPIO_OUT_1_GPIO_CLK, PIOS_GPIO_OUT_2_GPIO_CLK, PIOS_GPIO_OUT_3_GPIO_CLK, PIOS_GPIO_OUT_4_GPIO_CLK, PIOS_GPIO_OUT_5_GPIO_CLK, PIOS_GPIO_OUT_6_GPIO_CLK}
#define SERIAL_RTS_ENABLE PIOS_GPIO_Enable(0) #define SERIAL_RTS_ENABLE PIOS_GPIO_Enable(0)
#define SERIAL_RTS_SET PIOS_GPIO_Off(0) #define SERIAL_RTS_SET PIOS_GPIO_Off(0)
@ -295,18 +305,26 @@ extern uint32_t pios_com_telem_usb_id;
#define RF_CS_HIGH PIOS_GPIO_Off(1) #define RF_CS_HIGH PIOS_GPIO_Off(1)
#define RF_CS_LOW PIOS_GPIO_On(1) #define RF_CS_LOW PIOS_GPIO_On(1)
#define EE_CS_ENABLE PIOS_GPIO_Enable(2) #define SPARE1_ENABLE PIOS_GPIO_Enable(2)
#define EE_CS_HIGH PIOS_GPIO_Off(2) #define SPARE1_HIGH PIOS_GPIO_Off(2)
#define EE_CS_LOW PIOS_GPIO_On(2) #define SPARE1_LOW PIOS_GPIO_On(2)
/*
#define SPI1_SCK_ENABLE PIOS_GPIO_Enable(3) #define SPARE2_ENABLE PIOS_GPIO_Enable(3)
#define SPI1_SCK_HIGH PIOS_GPIO_Off(3) #define SPARE2_HIGH PIOS_GPIO_Off(3)
#define SPI1_SCK_LOW PIOS_GPIO_On(3) #define SPARE2_LOW PIOS_GPIO_On(3)
#define SPARE3_ENABLE PIOS_GPIO_Enable(4)
#define SPARE3_HIGH PIOS_GPIO_Off(4)
#define SPARE3_LOW PIOS_GPIO_On(4)
#define SPARE4_ENABLE PIOS_GPIO_Enable(5)
#define SPARE4_HIGH PIOS_GPIO_Off(5)
#define SPARE4_LOW PIOS_GPIO_On(5)
#define SPARE5_ENABLE PIOS_GPIO_Enable(6)
#define SPARE5_HIGH PIOS_GPIO_Off(6)
#define SPARE5_LOW PIOS_GPIO_On(6)
#define SPI1_MOSI_ENABLE PIOS_GPIO_Enable(4)
#define SPI1_MOSI_HIGH PIOS_GPIO_Off(4)
#define SPI1_MOSI_LOW PIOS_GPIO_On(4)
*/
// ***************************************************************** // *****************************************************************
// GPIO input pins // GPIO input pins

2
flight/PipXtreme/inc/main.h
View File

@ -33,7 +33,7 @@
// firmware version // firmware version
#define VERSION_MAJOR 0 // 0 to 255 #define VERSION_MAJOR 0 // 0 to 255
#define VERSION_MINOR 6 // 0 to 255 #define VERSION_MINOR 7 // 0 to 255
// macro's for reading internal flash memory // macro's for reading internal flash memory
#define mem8(addr) (*((volatile uint8_t *)(addr))) #define mem8(addr) (*((volatile uint8_t *)(addr)))

22
flight/PipXtreme/main.c
View File

@ -531,9 +531,25 @@ int main()
RF_CS_ENABLE; RF_CS_ENABLE;
RF_CS_HIGH; RF_CS_HIGH;
// EEPROM chip-select line high // pin high
EE_CS_ENABLE; SPARE1_ENABLE;
EE_CS_HIGH; SPARE1_HIGH;
// pin high
SPARE2_ENABLE;
SPARE2_HIGH;
// pin high
SPARE3_ENABLE;
SPARE3_HIGH;
// pin high
SPARE4_ENABLE;
SPARE4_HIGH;
// pin high
SPARE5_ENABLE;
SPARE5_HIGH;
// ************* // *************